在 SoC 設計中，小型記憶體數量龐大，若每顆記憶體都搭配一套獨立的 TRA 控制邏輯，不但造成重複邏輯、佈局壅塞，也會增加晶片面積與功耗。為解決此瓶頸，芯測科技推出 Repair Memory Wrapper，透過「多顆記憶體共用同一組修復控制邏輯」的設計理念，大幅提升修復流程效率。
Repair Memory Wrapper 的核心優勢在於整合多顆功能一致的小型記憶體，讓它們共享單一 TRA 模組，藉此 減少重複邏輯、縮小面積、降低功耗，同時維持完整的修復可測性，提升整體 SoC 的可管理性。
使用者只需在 UDM（User-Defined Memory）中設定 wrapper 參數，匯入 iSTART 工具後，系統即可自動產生修復邏輯，無需人工撰寫，使設計更直覺、降低錯誤風險。系統會依照 address 判斷需修復的記憶體，並自動回傳正確的修復資訊至對應 port，確保修復流程精準可靠。
在先進製程面積與功耗壓力日益上升下，Repair Memory Wrapper 讓記憶體修復架構 更精簡、面積更小、效率更高，同時協助客戶提升良率、控制 DPPM，成為提升記憶體 SoC 效能與成本競爭力的關鍵技術。6