芯测科技作为EDA工具中最具代表性的『点工具』供应商，近期推出START™ v5内存测试与修复电路开发环境，将『点工具』专注完美、近乎苛求的优势发挥的淋漓尽致。START™ v5具有下列『点工具』的优势：
- RTL语法辨识效率提升50%。
- 产生SRAM BIST电路的速度提升50%。
START™ v5极度专注于SRAM修复技术的提升，特别增加与强化下列功能：
- 缩短SRAM修复时，需要从eFuse或是OTP读取SRAM错误信息到修复控制器的时间。
- 强化SRAM修复所需的eFuse和OTP数据压缩功能。
- 优化SRAM修复路径的时序，提升芯片整体布局与绕线的弹性度。
- 强化Stand-Alone与备援(Redundancy)并存的SRAM修复机制。
- 强化模块化(Bottom-Up)设计流程，让复杂芯片的SRAM测试与修复电路生成变得更简单。
START™ v5在SRAM错误诊断分析上，也增加与强化了许多功能：
- 利用芯片的布局图，明确指出芯片内错误SRAM的位置与发生错误的原因。
START™ v5充分发挥『点工具』的优势，在SRAM测试算法上，开发出UDA (User Defined Algorithm)专利。在此专利上，开发出全世界独一无二的TEC (Testing Element Change)技术。TEC的特色如下：
- 针对SRAM的测试算法进行『元件化』的拆解，如同『乐高』积木的堆栈一样，透过『元件化』的架构，将SRAM的测试算法依照『元件化』架构实现于芯片中，可以大幅降低SRAM测试算法的电路面积。
- 让芯片在CP阶段，只需要透过测试机台命令的排列组合，就可以任意调动预先设计于芯片内的『元件化』架构，无须更改芯片设计，就能够动态改变SRAM的测试算法，让DPPM的控制变得更加容易。
START™ v5虽然是『点工具』，却依然可以充分与第三方EDA工具，进行『DFT全流程』的融合。
此外，START™ v5更是全球第一个可以支持CIM (Computing In Memory)产生BIST电路的内存测试与修复电路开发环境。